Additionskredsløb (digital elektronik): Forskelle mellem versioner
Content deleted Content added
Pixi Uno (diskussion | bidrag) m Der mangler kilder |
MGA73bot (diskussion | bidrag) m Retter tankestreger – burde ignorere [[ ]], {{ }} og <math> samt <gallery>; kosmetiske ændringer |
||
Linje 1:
{{ingen kilder}}
I den [[Digital elektronik|digitale elektronik]] er et '''additionskredsløb''' en simpel, kombinatorisk sammenkobling af nogle få [[Gate (digital elektronik)|gates]], som kan addere to binære "tal" med hver ét ciffer: To af disse kan kombineres til et kredsløb der desuden kan modtage og aflevere signaler for "mente", og ved at forbinde ind- og udgange for mente-signaler på
== Halve og hele additionskredsløb ==
Linje 6:
{| align="Right" border="0" cellpadding="0" cellspacing="0"
|-----
| width="484" | [[
|}
I sin allersimpleste form (nr. 1 på illustrationen til højre) har et additionskredsløb fire signalveje: Et par indgange for signaler der repræsenterer de ét-cifrede binære tal A og B, samt en udgang "S" for summen af A og B, og et mente-signal "M": Dette kredsløb kaldes på engelsk for en "half-adder". Læser man "S" som den mindst betydende, og "M" som den mest betydende [[bit]], har man heri et kredsløb som leverer den korrekte sum af de to en-bit-tal A og B.
Linje 20:
== Additionskredsløb i praksis ==
Parallelle additionskredsløb til flere bits (typisk 4) fås som [[integrerede kredsløb]], som regel bygget alene ved hjælp af full-adders
Ved brug af mente-indgangen og lidt ekstra hjælpe-logik, kan man "udvide" en
[[Kategori:Digitale kredsløb]]
| |||